- D Flip-flop:
- Các thành phần bắt buộc:
- D Sơ đồ mạch Flip-Flop và Giải thích:
- Trình diễn thực tế của D Flip-Flop:
Thuật ngữ kỹ thuật số trong điện tử đại diện cho việc tạo ra, xử lý hoặc lưu trữ dữ liệu dưới dạng hai trạng thái. Hai trạng thái có thể được biểu diễn là CAO hoặc THẤP, tích cực hoặc không tích cực, đặt hoặc đặt lại cuối cùng là nhị phân. Mức cao là 1 và mức thấp là 0 và do đó công nghệ kỹ thuật số được biểu thị dưới dạng chuỗi số 0 và 1. Một ví dụ là 011010 trong đó mỗi thuật ngữ đại diện cho một trạng thái riêng lẻ. Do đó, quá trình chốt này trong phần cứng được thực hiện bằng cách sử dụng một số thành phần nhất định như chốt hoặc Flip-flop, Multiplexer, Demultiplexer, Encoders, Decoders, v.v. được gọi chung là mạch logic tuần tự.
Vì vậy, chúng ta sẽ thảo luận về Flip-flops còn được gọi là chốt. Chốt còn có thể hiểu là Bistable Multivibrator là hai trạng thái ổn định. Nói chung, các mạch chốt này có thể hoạt động ở mức cao hoặc hoạt động ở mức thấp và chúng có thể được kích hoạt bởi các tín hiệu CAO hoặc THẤP tương ứng.
Các loại dép xỏ ngón phổ biến là,
- RS Flip-flop (ĐẶT LẠI)
- D Flip-flop (Dữ liệu)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (Chuyển đổi)
Trong số các loại trên, chỉ có flip-flops JK và D ở dạng vi mạch tích hợp và cũng được sử dụng rộng rãi trong hầu hết các ứng dụng. Ở đây trong bài viết này, chúng tôi sẽ thảo luận về D loại Flip Flop.
D Flip-flop:
D Flip-flops cũng được sử dụng như một phần của phần tử lưu trữ bộ nhớ và bộ xử lý dữ liệu. D flip-flop có thể được xây dựng bằng cổng NAND hoặc cổng NOR. Do tính linh hoạt của nó, chúng có sẵn dưới dạng gói IC. Các ứng dụng chính của D flip-flop là tạo ra độ trễ trong mạch định thời, như một bộ đệm, lấy mẫu dữ liệu ở các khoảng thời gian cụ thể. D flip-flop đơn giản hơn về kết nối dây so với flip-flop JK. Ở đây chúng tôi đang sử dụng cổng NAND để thể hiện D flip flop.
Bất cứ khi nào tín hiệu đồng hồ ở mức THẤP, đầu vào sẽ không bao giờ ảnh hưởng đến trạng thái đầu ra. Đồng hồ phải cao để các đầu vào hoạt động. Do đó, D flip-flop là một chốt Bi-ổn định được điều khiển trong đó tín hiệu đồng hồ là tín hiệu điều khiển. Một lần nữa, điều này được chia thành cạnh tích cực được kích hoạt D flip flop và cạnh tiêu cực được kích hoạt D flip-flop. Do đó, đầu ra có hai trạng thái ổn định dựa trên các yếu tố đầu vào đã được thảo luận dưới đây.
Bảng chân lý của D Flip-Flop:
|
Đồng hồ |
ĐẦU VÀO |
ĐẦU RA |
|
|
D |
Q |
Q ' |
|
|
THẤP |
x |
0 |
1 |
|
CAO |
0 |
0 |
1 |
|
CAO |
1 |
1 |
0 |
D (Dữ liệu) là trạng thái đầu vào cho D flip-flop. Q và Q 'đại diện cho các trạng thái đầu ra của flip-flop. Theo bảng, dựa trên các yếu tố đầu vào, đầu ra thay đổi trạng thái của nó. Nhưng, điều quan trọng cần xem xét là tất cả những điều này chỉ có thể xảy ra khi có tín hiệu đồng hồ. Điều này, hoạt động chính xác giống như bảng lật SR đối với các đầu vào miễn phí.
Biểu diễn D Flip-Flop sử dụng Cổng logic:
|
ĐẦU VÀO |
ĐẦU RA |
|
|
Đầu vào 1 |
Đầu vào 2 |
Đầu ra 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Do đó, so sánh bảng chân lý cổng NAND và áp dụng các đầu vào như đã cho trong bảng chân lý flip-flop D, đầu ra có thể được phân tích. Phân tích cụm ở trên dưới dạng cấu trúc ba giai đoạn coi trạng thái trước đó (Q ') là 0
khi D = 1 và CLOCK = HIGH
Đầu ra: Q = 1, Q '= 0. Làm việc là đúng.
PRESET và CLEAR:
D flip flop có hai đầu vào khác là PRESET và CLEAR. Tín hiệu CAO đến chân CLEAR sẽ khiến đầu ra Q đặt lại là 0. Tương tự, tín hiệu CAO tới chân PRESET sẽ khiến đầu ra Q đặt là 1. Do đó, bản thân tên gọi giải thích mô tả của các chân.
|
Đồng hồ |
ĐẦU VÀO |
ĐẦU RA |
|||
|
PRESET |
THÔNG THOÁNG |
D |
Q |
Q ' |
|
|
X |
CAO |
THẤP |
X |
1 |
0 |
|
X |
THẤP |
CAO |
X |
0 |
1 |
|
X |
CAO |
CAO |
X |
1 |
1 |
|
CAO |
THẤP |
THẤP |
0 |
0 |
1 |
|
CAO |
THẤP |
THẤP |
1 |
1 |
0 |
Gói IC:
Các IC sử dụng ở đây là HEF4013BP (Dual D-type flip-flop). Nó là một gói 14 pin chứa 2 flip-flop D riêng lẻ trong đó. Dưới đây là sơ đồ chân và mô tả tương ứng của các chân.
|
GHIM |
Mô tả mã PIN |
|
Q |
Đầu ra đích thực |
|
Q ' |
Đầu ra tuân thủ |
|
CP |
Đầu vào đồng hồ |
|
CD |
XÓA-Đầu vào trực tiếp |
|
D |
Đầu vào dữ liệu |
|
SD |
PRESET-Đầu vào trực tiếp |
|
V SS |
Đất |
|
V DD |
Cung cấp hiệu điện thế |
Các thành phần bắt buộc:
- IC HEF4013BP (Dép lật kép) - 1Không.
- LM7805 - 1 Không.
- Công tắc xúc giác - 4 Không.
- Pin 9V - 1 Không.
- LED (Xanh lá cây - 1; Đỏ - 1)
- Điện trở (1kὨ - 4; 220kὨ -2)
- Breadboard
- Kết nối dây
D Sơ đồ mạch Flip-Flop và Giải thích:
Ở đây chúng tôi đã sử dụng IC HEF4013BP để trình diễn Mạch D Flip Flop, có Hai Dép loại D bên trong. Nguồn điện V DD của IC HEF4013BP nằm trong khoảng từ 0 đến 18V và dữ liệu có sẵn trong biểu dữ liệu. Ảnh chụp nhanh dưới đây cho thấy nó. Vì chúng tôi đã sử dụng đèn LED ở đầu ra, nguồn đã được giới hạn ở 5V.
Chúng tôi đã sử dụng một bộ điều chỉnh LM7805 để giới hạn điện áp LED.
Trình diễn thực tế của D Flip-Flop:
Các nút D (Dữ liệu), PR (Đặt trước), CL (Xóa) là các đầu vào cho D flip-flop. Hai đèn LED Q và Q 'biểu thị trạng thái đầu ra của flip-flop. Pin 9V đóng vai trò là đầu vào của bộ điều chỉnh điện áp LM7805. Do đó, đầu ra 5V quy định được sử dụng làm nguồn Vcc và chân cho IC. Do đó, đối với các đầu vào khác nhau tại D, đầu ra tương ứng có thể được nhìn thấy thông qua LED Q và Q '.
Các chân CLK, CL, D và PR thường được kéo xuống ở trạng thái ban đầu như hình dưới đây. Do đó, trạng thái đầu vào mặc định sẽ là THẤP trên tất cả các chân. Như vậy, trạng thái ban đầu theo bảng chân trị như hình trên. Q = 1, Q '= 0.
Dưới đây chúng tôi đã mô tả các trạng thái khác nhau của Flip-Flop loại D sử dụng mạch flip flop D được tạo trên breadboard.
Giai đoạn 1:
Đồng hồ - THẤP; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Đối với đầu vào Trạng thái 1, đèn LED ĐỎ phát sáng cho biết Q 'là CAO và đèn LED XANH cho thấy Q là THẤP. Như đã thảo luận ở trên khi CLEAR được đặt thành CAO, Q được đặt lại về 0 và có thể thấy ở trên.
Trạng thái 2:
Đồng hồ - THẤP; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Đối với đầu vào Trạng thái 2, đèn led XANH phát sáng cho biết Q là CAO và đèn led ĐỎ hiển thị Q 'là THẤP. Như đã thảo luận ở trên khi PRESET được đặt thành CAO, Q được đặt thành 1 và có thể thấy ở trên.
Trạng thái 3: Đồng hồ - THẤP; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Đối với đầu vào Trạng thái 3, đèn led ĐỎ và XANH sẽ phát sáng cho biết Q và Q 'là CAO ban đầu. Khi PR và CL được kéo xuống khi nhả các nút, trạng thái sẽ rõ ràng.
Trạng thái 4: Đồng hồ - CAO; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Đối với đầu vào Trạng thái 4, đèn LED ĐỎ phát sáng cho biết Q 'là CAO và đèn LED XANH cho thấy Q là THẤP. Trạng thái này ổn định và duy trì ở đó cho đến xung nhịp và đầu vào tiếp theo. Vì kích hoạt cạnh ĐỒNG HỒ từ THẤP đến CAO, nên nhấn nút nhập D trước khi nhấn nút ĐỒNG HỒ.
Trạng thái 5: Đồng hồ - CAO; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Đối với đầu vào Trạng thái 5, đèn led XANH phát sáng biểu thị Q là CAO và đèn led ĐỎ hiển thị Q 'là THẤP. Trạng thái này cũng ổn định và duy trì ở đó cho đến xung nhịp và đầu vào tiếp theo. Vì kích hoạt cạnh ĐỒNG HỒ từ THẤP đến CAO, nên nhấn nút nhập D trước khi nhấn nút ĐỒNG HỒ.
