IC hẹn giờ 555 là một trong những IC được sử dụng phổ biến trong giới sinh viên và những người yêu thích. Có rất nhiều ứng dụng của vi mạch này, hầu hết được sử dụng làm bộ rung như, ĐA NĂNG CÓ THỂ DÙNG, ĐA ĐA NĂNG LƯỢNG CÓ THỂ, và ĐA NĂNG SINH HỌC. Bạn có thể tìm thấy ở đây một số mạch dựa trên 5555 IC. Hướng dẫn này bao gồm các khía cạnh khác nhau của IC hẹn giờ 555 và giải thích chi tiết hoạt động của nó. Vì vậy, trước tiên chúng ta hãy hiểu những gì là máy rung có thể ổn định, ổn định và có thể bistable.
BỘ ĐA NĂNG TIÊU CHUẨN
Điều này có nghĩa là sẽ không có mức ổn định ở đầu ra. Vì vậy, sản lượng sẽ dao động giữa mức cao và mức thấp. Đặc tính của đầu ra không ổn định này được sử dụng làm đầu ra xung nhịp hoặc sóng vuông cho nhiều ứng dụng.
MULTIVIBRATOR MONOSTABLE
Điều này có nghĩa là sẽ có một trạng thái ổn định và một trạng thái không ổn định. Người dùng có thể chọn trạng thái ổn định cao hoặc thấp. Nếu đầu ra ổn định được chọn ở mức cao, thì bộ hẹn giờ luôn cố gắng đặt ở mức đầu ra cao. Vì vậy, khi một ngắt được đưa ra, bộ định thời sẽ ở mức thấp trong một thời gian ngắn và vì trạng thái thấp không ổn định nên nó sẽ chuyển sang mức cao sau thời gian đó. Nếu trạng thái ổn định được chọn ở mức thấp, khi ngắt, đầu ra sẽ tăng cao trong một thời gian ngắn trước khi xuống mức thấp.
BISTABLE MULTIBRATOR
Điều này có nghĩa là cả hai trạng thái đầu ra đều ổn định. Với mỗi lần gián đoạn, đầu ra sẽ thay đổi và ở đó. Ví dụ, đầu ra được coi là cao bây giờ với sự gián đoạn, nó xuống thấp và nó vẫn ở mức thấp. Đến lần gián đoạn tiếp theo, nó sẽ tăng cao.
Các đặc tính quan trọng của IC hẹn giờ 555
IC NE555 là thiết bị 8 chân. Đặc điểm điện quan trọng của bộ đếm thời gian là nó không được hoạt động trên 15V, có nghĩa là điện áp nguồn không được cao hơn 15v. Thứ hai, chúng tôi không thể rút hơn 100mA từ chip. Nếu không tuân theo những điều này, IC sẽ bị cháy và hư hỏng.
Giải thích làm việc
Bộ đếm thời gian về cơ bản bao gồm hai khối xây dựng chính và chúng là:
1. Bộ so sánh (hai) hoặc hai op-amp
2.Một SR flip-flop (thiết lập lại flip-flop)
Như trong hình trên, chỉ có hai thành phần quan trọng trong bộ đếm thời gian, chúng là bộ so sánh và bộ lật. Cho phép hiểu bộ so sánh và flip flops là gì.
Bộ so sánh: bộ so sánh đơn giản là một thiết bị so sánh điện áp tại các đầu vào (đầu cuối đảo ngược (- VE) và không đảo (+ VE)). Vì vậy, tùy thuộc vào sự khác biệt trong đầu cuối tích cực và đầu cuối âm ở cổng đầu vào, đầu ra của bộ so sánh được xác định.
Ví dụ, hãy xem xét điện áp đầu vào dương là + 5V và điện áp đầu vào âm là + 3V. Sự khác biệt là, 5-3 = + 2v. Vì sự khác biệt là dương nên chúng ta nhận được điện áp đỉnh dương ở đầu ra của bộ so sánh.
Ví dụ khác, nếu điện áp đầu cuối dương là + 3V và điện áp đầu vào âm là + 5V. Sự khác biệt là + 3- + 5 = -2V, vì điện áp đầu vào chênh lệch là âm. Đầu ra của bộ so sánh sẽ là điện áp đỉnh âm.
Nếu ví dụ, hãy coi thiết bị đầu cuối đầu vào tích cực là INPUT và thiết bị đầu cuối đầu vào tiêu cực là THAM KHẢO như trong hình trên. Vì vậy, sự khác biệt của điện áp giữa INPUT và REFERNCE là dương, chúng ta nhận được một đầu ra tích cực từ bộ so sánh. Nếu sự khác biệt là âm thì chúng ta sẽ nhận được âm hoặc nối đất ở đầu ra của bộ so sánh.
Flip-Flop: Flip-flop là một ô nhớ, nó có thể lưu trữ một bit dữ liệu. Trong hình chúng ta có thể thấy bảng sự thật của SR flip-flop.
Có bốn trạng thái cho một flip-flop cho hai đầu vào; tuy nhiên chúng ta chỉ cần hiểu hai trạng thái của flip-flop cho trường hợp này.
| S | R | Q | Q '(thanh Q) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Bây giờ như hiển thị trong bảng, đối với đầu vào đặt và đặt lại, chúng tôi nhận được đầu ra tương ứng. Nếu có một xung tại chân đặt và mức thấp khi đặt lại, thì flip-flop lưu giá trị một và đặt mức logic cao ở đầu cuối Q. Trạng thái này tiếp tục cho đến khi chân đặt lại nhận được xung trong khi chân đặt có mức logic thấp. Thao tác này đặt lại ván lật để đầu ra Q xuống thấp và trạng thái này tiếp tục cho đến khi ván lật được đặt lại.
Bằng cách này, flip-flop lưu trữ một bit dữ liệu. Ở đây một điều khác là Q và thanh Q luôn ngược nhau.
Trong một bộ đếm thời gian, bộ so sánh và bảng lật được kết hợp với nhau.
Coi 9V được cung cấp cho bộ định thời, bởi vì bộ chia điện áp được tạo thành bởi mạng điện trở bên trong bộ định thời như thể hiện trong sơ đồ khối; sẽ có điện áp tại các chân của bộ so sánh. Vì vậy, vì mạng phân áp chúng ta sẽ có + 6V ở cực âm của bộ so sánh một. Và + 3V ở cực dương của bộ so sánh thứ hai.
Một điều khác là bộ so sánh một đầu ra được kết nối với chân đặt lại của flip-flop, do đó, bộ so sánh một đầu ra đi lên cao từ mức thấp thì flip-flop sẽ đặt lại. Và mặt khác, đầu ra của bộ so sánh thứ hai được kết nối với chân đặt của flip-flop, vì vậy nếu đầu ra của bộ so sánh thứ hai tăng cao từ mức thấp thì bộ flip-flop và lưu trữ MỘT.
Bây giờ nếu chúng ta quan sát kỹ, đối với điện áp nhỏ hơn + 3V tại chân kích hoạt (đầu vào âm của bộ so sánh thứ hai), đầu ra của bộ so sánh sẽ thấp hơn so với mức cao như đã thảo luận trước đó. Xung này thiết lập flip-flop và nó lưu trữ một giá trị.
Bây giờ nếu chúng ta áp dụng điện áp cao hơn + 6V ở chân ngưỡng (đầu vào tích cực của bộ so sánh một), đầu ra của bộ so sánh sẽ từ thấp đến cao. Xung này đặt lại cửa hàng flip-flop và cửa hàng flip-flip về 0.
Một điều khác xảy ra trong quá trình thiết lập lại flip-flop, khi nó đặt lại chân xả được kết nối với đất khi Q1 được bật. Bóng bán dẫn Q1 bật vì Qbar ở mức cao khi đặt lại và được kết nối với đế Q1.
Trong cấu hình ổn định, tụ điện được kết nối ở đây phóng điện trong thời gian này và do đó đầu ra của bộ định thời sẽ ở mức thấp trong thời gian này. lưu trữ một và sản lượng sẽ cao.
Trong một cấu hình đáng kinh ngạc như trong hình, Tần số tín hiệu đầu ra phụ thuộc vào RA, điện trở RB và tụ điện C. Phương trình được cho là, Tần số (F) = 1 / (Khoảng thời gian) = 1,44 / ((RA + RB * 2) * C).
Ở đây RA, RB là giá trị điện trở và C là giá trị điện dung. Bằng cách đặt các giá trị điện trở và điện dung trong phương trình trên, chúng ta nhận được tần số của sóng vuông đầu ra.
Thời gian logic mức cao được cho là, TH = 0,693 * (RA + RB) * C
Thời gian logic mức thấp được cho là, TL = 0,693 * RB * C
Tỷ lệ nhiệm vụ của sóng vuông đầu ra được cho là, Chu kỳ nhiệm vụ = (RA + RB) / (RA + 2 * RB).
555 Sơ đồ và mô tả chốt hẹn giờ
Bây giờ như trong hình, có tám chân cho IC hẹn giờ 555, cụ thể là, 1. xung quanh.
2.Trigger.
3. đầu ra.
4. thiết lập lại.
5. kiểm soát
6. Ngưỡng.
7. xả
8.Power hoặc Vcc
Chân 1. Nối đất: Chân này không có chức năng gì đặc biệt. Nó được kết nối với mặt đất như bình thường. Để bộ hẹn giờ hoạt động, chân này phải và phải được nối với đất.
Chân 8. Nguồn hoặc VCC: Chân này cũng không có chức năng gì đặc biệt. Nó được kết nối với điện áp dương. Để bộ đếm thời gian hoạt động, chân này phải được kết nối với điện áp dương trong khoảng + 3.6v đến + 15v.
Pin 4. Reset: Như đã thảo luận trước đó, có một flip-flop trong chip hẹn giờ. Đầu ra của flip-flop điều khiển trực tiếp đầu ra của chip tại pin3.
Chân thiết lập lại được kết nối trực tiếp với MR (Thiết lập lại chính) của bảng lật. Khi quan sát, chúng ta có thể quan sát thấy một vòng tròn nhỏ ở MR của flip-flop. Bong bóng này đại diện cho chân MR (Master Reset) đang kích hoạt LOW. Điều đó có nghĩa là đối với flip-flop để đặt lại điện áp chân MR phải đi từ CAO đến THẤP. Với logic bước xuống này, flip-flop hầu như không bị kéo xuống THẤP. Vì vậy, đầu ra ở mức THẤP, bất kể chân nào.
Chân này được kết nối với VCC để flip-flop ngừng khôi phục cài đặt gốc.
Chân 3. OUTPUT: Chân này cũng không có chức năng gì đặc biệt. Chân này được rút ra từ cấu hình PUSH-PULL được tạo thành bởi các bóng bán dẫn.
Cấu hình kéo đẩy được thể hiện trong hình. Các đế của hai bóng bán dẫn được kết nối với đầu ra flip-flop. Vì vậy, khi mức logic cao xuất hiện ở đầu ra của flip-flop, bóng bán dẫn NPN sẽ bật và + V1 xuất hiện ở đầu ra. Khi logic xuất hiện ở đầu ra của flip-flop là LOW, bóng bán dẫn PNP được bật và đầu ra được kéo xuống đất hoặc –V1 xuất hiện ở đầu ra.
Do đó, cấu hình push-pull được sử dụng như thế nào để có được sóng vuông ở đầu ra bằng logic điều khiển từ flip-flop. Mục đích chính của cấu hình này là để tải lại flip-flop. Rõ ràng là flip-flop không thể cung cấp 100mA ở đầu ra.
Cho đến bây giờ chúng ta đã thảo luận về các chân không làm thay đổi điều kiện của đầu ra ở bất kỳ điều kiện nào. Bốn chân còn lại là đặc biệt vì chúng quyết định trạng thái đầu ra của chip hẹn giờ, chúng ta sẽ thảo luận về từng chân ngay bây giờ.
Chân 5. Chân Conrol: Chân điều khiển được kết nối từ chân đầu vào âm của bộ so sánh một.
Hãy xem xét trường hợp điện áp giữa VCC và GROUND là 9v. Vì bộ phân áp trong chip như quan sát trong hình 3 của trang 8, Điện áp tại chân điều khiển sẽ là VCC * 2/3 (đối với VCC = 9, điện áp chân = 9 * 2/3 = 6V).
Chức năng của chân này để cung cấp cho người dùng quyền kiểm soát trực tiếp trên bộ so sánh đầu tiên. Như thể hiện trong hình trên, đầu ra của bộ so sánh một được đưa vào thiết lập lại của flip-flop. Tại chân này, chúng ta có thể đặt một điện áp khác, giả sử nếu chúng ta kết nối nó với + 8v. Bây giờ những gì xảy ra là, điện áp chân THRESHOLD phải đạt + 8V để thiết lập lại flip-flop và để kéo đầu ra xuống.
Đối với trường hợp bình thường, V-out sẽ thấp khi tụ điện được sạc lên đến 2 / 3VCC (+ 6V cho nguồn cung cấp 9V). Bây giờ kể từ khi chúng tôi đặt một điện áp khác ở chân điều khiển (bộ so sánh một âm hoặc bộ so sánh đặt lại).
Tụ điện nên sạc cho đến khi điện áp của nó đạt đến điện áp chân điều khiển. Do lực nạp tụ này, thời gian bật và thời gian tắt của tín hiệu thay đổi. Vì vậy, kết quả đầu ra trải qua một sự thay đổi khác đối với khẩu phần bị xé nhỏ.
Bình thường chân này được kéo xuống bằng tụ điện. Để tránh nhiễu âm không mong muốn khi làm việc.
Chân 2. TRIGGER: Chân kích hoạt được kéo từ đầu vào âm của bộ so sánh hai. Hai đầu ra của bộ so sánh được kết nối với chân SET của flip-flop. Với hai đầu ra cao của bộ so sánh, chúng tôi nhận được điện áp cao ở đầu ra bộ định thời. Vì vậy, chúng ta có thể nói chân kích hoạt điều khiển đầu ra của bộ định thời.
Bây giờ ở đây những gì cần quan sát là, điện áp thấp ở chân kích hoạt buộc điện áp đầu ra cao, vì nó ở đầu vào đảo ngược của bộ so sánh thứ hai. Điện áp tại chân kích hoạt phải xuống dưới VCC * 1/3 (với VCC 9v như giả định, VCC * (1/3) = 9 * (1/3) = 3V). Vì vậy, điện áp tại chân kích hoạt phải xuống dưới 3V (đối với nguồn cung cấp 9v) để đầu ra của bộ định thời lên cao.
Nếu chân này được nối với đất, đầu ra sẽ luôn ở mức cao.
Chân 6. THRESHOLD: Điện áp chân ngưỡng xác định thời điểm đặt lại flip-flop trong bộ định thời. Chân ngưỡng được rút ra từ đầu vào tích cực của bộ so sánh1.
Ở đây sự khác biệt điện áp giữa chân THRESOLD và chân ĐIỀU KHIỂN xác định đầu ra của bộ so sánh 2 và do đó logic đặt lại. Nếu chênh lệch điện áp là dương, flip-flop sẽ được đặt lại và đầu ra ở mức thấp. Nếu sự khác biệt về âm, logic tại chân SET xác định đầu ra.
Nếu chốt điều khiển đang mở. Sau đó, điện áp bằng hoặc lớn hơn VCC * (2/3) (tức là 6V đối với nguồn cung cấp 9V) sẽ đặt lại flip-flop. Vì vậy, sản lượng đi xuống thấp.
Vì vậy, chúng ta có thể kết luận rằng điện áp chân THRESHOLD xác định khi nào đầu ra sẽ xuống thấp, khi nào chân điều khiển mở.
Chân 7. KHAI THÁC: Chân này được rút ra từ cực thu mở của bóng bán dẫn. Kể từ khi bóng bán dẫn (mà chân xả được sử dụng, Q1) đã kết nối đế của nó với Qbar. Bất cứ khi nào dòng chảy ở mức thấp hoặc flip-flop được đặt lại, chốt xả sẽ được kéo xuống đất. Bởi vì Qbar sẽ cao khi Q thấp, Vì vậy, bóng bán dẫn Q1 được BẬT khi cơ sở của bóng bán dẫn có điện.
Chân này thường phóng điện cho tụ điện ở cấu hình ASTABLE, nên có tên là DISCHARGE.